4F²の放棄、HBM4の量産、G11 NANDの高速化……Micron(MU.US)技術セミナーでロードマップを公開、J.P.モルガンは「オーバーウェイト」評価を維持

ジトン財経APPによると、JPMorganの最新レポートでは、Micron Technology（MU.US）が10月21日に開催した投資家向けテクノロジーネットワークセミナーで、DRAM、HBM、NANDの３つの主要製品ラインにおける最新の技術革新と長期計画を詳細に示したことが報告されています。同社のHarlan Surを中心としたアナリストチームは、Micronの技術ロードマップが明確かつ先見性があり、AI駆動ストレージ需要の爆発的成長から継続的に恩恵を受けると見ているため、同社への「オーバーウェイト」評価を維持しています。

6F² DRAMアーキテクチャを堅持し、3D DRAMも並行推進

レポートによれば、DRAMアーキテクチャの進化に関して、Micronは6F²と4F²の技術ルートの争いに明確な回答を示しました。次世代DRAMノードは4F²ではなく6F²アーキテクチャを継続採用する方針です。同社は厳格なノード縮小やプロセスイノベーション、製品レベルでの最適化によって、消費電力と性能のリードを保つことに強い自信を示しています。

Micronは、4F² DRAMに関する研究を約20年間行ってきましたが、結論としては採用しないと判断しました。理由は主に、そのアーキテクチャがプロセスを複雑化しコストが高くなる一方で、縮小効果によるメリットが限定的と考えたためです。

JPMorganのレポートでは、4F²アーキテクチャが製造段階で直面する３つの主要課題が詳しく指摘されています。第一に、このアーキテクチャはより高密度な堆積とエッチング工程が必要となり、歩留まり問題の確率が大幅に増加します。第二に、4F²はより厳しいプロセス公差（アライメントやリソグラフィー等）を求めるため、製造性と歩留まりにより大きな負荷を与えます。最後に、このアーキテクチャ自体が「フローティングボディ効果」（Floating Body Effect）を引き起こしやすく、トランジスタチャネル内に電荷が閉じ込められて性能低下やリーク問題を招きます。

さらにMicronは、4F²が6F²より密度で優位性があるとの見解を否定し、DRAMのビット密度は最終的にキャパシタピッチ（容量素子の間隔）によって決定され、ベース層のインターコネクトピッチが決定要因ではないことを強調しています。

現時点で公開されているロードマップによると、Micronは今後数世代のDRAMノードでも6F²ベースのプレーナーアーキテクチャを継続利用予定（2030年までの見通し）で、同時に3D DRAM技術も並行して開発します。

HBMのロードマップを全面的に拡張、カスタム化と垂直積層を焦点に

注目のHBM分野に関しては、MicronはHBM4がすでに大規模量産段階に入り、プロセス向上が順調に進んでいると述べています。また、次世代のHBM4Eもロードマップに登場しており、今年中に主要顧客へサンプル出荷を行う予定です。

今後についても、Micronは標準HBMとカスタムHBMが長期的に共存すると見込んでいます。カスタムHBMはメモリIPとロジックIPをベースダイに統合することで、より深い顧客協調設計が可能となります。Micronチームによれば、将来の標準JEDEC HBMとカスタムHBM製品のいずれもファウンドリーノードを使用し、HBM4Eはより高い速度・低消費電力・機能が求められるため、より先進的なCMOSプロセスが必要となります。

標準/カスタムHBMに加え、Micronは垂直HBM（Vertical HBM）と垂直エッジ推論メモリ（vEIM）の２つの長期的なメモリアーキテクチャを強調しています。垂直HBMはメモリをプロセッサ直上に配置することでストレージと計算間の距離を縮め、帯域幅を大幅に向上させます。一方、vEIMは同様の手法ながら、低消費電力なエッジAI推論ユースケースに最適化されており（垂直HBMは高帯域を、vEIMは低消費電力を主眼）となります。

Micronは、ハイブリッドボンディング、さらに高い積層層数、先進的な熱管理、顧客協調設計のHBMロードマップでの重要性がますます高まっていることを強調しています。しかし、HBMや垂直HBM、vEIMの推進に伴い、標準DRAMと比べてより多くのウェハ使用が必要なため、ウェハあたりのビット生産換算比は今後も圧力を受ける見通しです。

NANDは一気にG11世代へAI向け製品で市場拡大

NAND分野では、MicronはG7からG9まで連続して先端ノードをリードした後、AIワークロードに最適化したG11ノードへと一気にジャンプアップしました。G9に比べて、G11はビット密度約２倍、最大1.5倍のI/O速度向上、１ビットあたりのデータ転送消費電力の25％超低減、積層層数は400層を超えるレベルを目標としています。

G11ノードは、NAND製造で初めてウェハ・オン・ウェハ（Wafer-on-Wafer）ボンディング技術の本格導入も意味します。同社はG11の量産を2027年下半期に見込んでおり、来年にはさらなる詳細を公表する予定です。また、G11以降も新素材や高密度セルアーキテクチャによる縮小を継続する計画です。

製品面では、MicronはAI向けNAND製品を２つ打ち出しています。１つは高速SLCベース（2500万～１億IOPSの性能）設計で、GPUがベクトルサーチやAIコンテキスト検索等において大量の小データブロックを取り出す用途を想定。もう１つはTSV技術でNANDダイをロジックチップ上に積層することで、モデルの重みや長大なコンテキスト、KVキャッシュをアクセラレータにより近い位置（ただしGPU直近では不要とMicronは判断）に配置します。後者はコストが高いため、顧客と協力して共同開発中で、２つの製品の市場構成比はエンド市場によって変化すると見込まれます。

データセンターSSDにおいてMicronはPCIe Gen6 SSDの量産および245TBハードディスク出荷の初のメーカーであり、先進ノードによる低ビットコストが大容量ドライブ拡販を後押ししています。JPMorganは、MicronのNANDロードマップがAI駆動ストレージ需要増大の恩恵を最大限享受でき、エンタープライズSSD（eSSD）世界トップ３のシェア維持・拡大も期待されると見ています。

顧客協調強化と長期R&D、AIツールで大幅効率化

Micronは顧客協力モデルの大規模な転換について詳細に説明しました。３～４年前と比べて、現在はコンセプト段階から協力を開始し、共同設計・認証から量産まで一貫して展開しています。これには複数のクラウドサービスプロバイダー（CSP）とのカスタムプロジェクトを含みます。例えばMicronはMeta（META.US）向けにデータセンター展開用LPDDR6をカスタマイズ、WekaはMicron Ventures投資先企業から商業パートナーへと進化しました。

研究開発面では、Micronは３つの時間軸で長期投資を継続しています。第一に、今後３～10年でMicron Venturesに5億5000万ドルを投入。第二に、Albany NanoTech/NY CREATESとともに、５～10年先のDRAM向けHigh-NA EUVおよびリソグラフィーロードマップを共同開発。第三に、今夏発表した10年以上の超長期を見据えた100億ドル規模のMicron Research Labsです。

また、MicronはAI技術を初期研究段階からウェハ工場に至る全開発サイクルに徹底活用しています。最新のデータセンターSSDコントローラーでは、AI支援によるチップ設計・検証でサンプル出荷までの期間が前世代比で半分に短縮。AI生成固件、根本原因解析、インテリジェントテスト選定により、データセンターSSDの顧客対応ウェハの達成期間を60％短縮しました。

Micronの目標は、イノベーションから大規模量産（HVM）までのタイムラインを２倍に短縮することです。また、リソグラフィーやパッケージ／ハイブリッドボンディング、薄膜処理などの分野でサプライヤーとの協調もさらに深化させており、JPMorganはこうした努力がMicronの複数プロジェクト並行推進能力に極めて重要だと評価しています。