Nvidia durch Lieferengpässe unter Druck: Rubin Ultra Chip erwägt Reduzierung der HBM-Konfiguration, DRAM-Knappheit könnte bis 2027 andauern

Autor: TrendForce

Übersetzung: 深潮 TechFlow

DeepTech Einleitung: Die anhaltende Knappheit an Speicher beeinflusst die Designlogik von AI-Chips. NVIDIA erwägt ab dem dritten Quartal 2026, die HBM-Konfiguration der nächsten Generation Rubin Ultra-Chips zu reduzieren. Das ursprüngliche Design mit 12 Layern HBM4e wird erweitert um alternative Optionen wie 8 Layer HBM4e, 12 Layer HBM4 und 8 Layer HBM4. Diese Entscheidungen sind kein technisches Auswahlverfahren, sondern Kompromisse, die von der Lieferkette erzwungen wurden – der DRAM-Mangel wird bis 2027 andauern und der Zeitplan für die Massenproduktion von HBM4e bleibt ungewiss. AI-Chip-Hersteller müssen zwischen Leistung und Stückzahlen abwägen.

Gemäß der neuesten TrendForce-Studie zur Speicherindustrie bleibt die DRAM-Knappheit bis 2027 bestehen, und der Validierungszeitplan der Speicheranbieter für HBM4e ist weiterhin unsicher. Diese Einschränkungen veranlassen Hersteller von AI-Chips dazu, die HBM-Konfigurationen ihrer nächsten Generation Produkte zu reduzieren.

NVIDIA hat ab dem dritten Quartal 2026 begonnen, den Bewertungsrahmen für die HBM-Konfiguration der Rubin Ultra-Chips zu erweitern – von der anfänglichen 12-Layer-HBM4e-Design zu Alternativen wie 8 Layer HBM4e, 12 Layer HBM4 und 8 Layer HBM4. Die endgültigen Spezifikationen stehen noch nicht fest. Neben NVIDIA prüfen mehrere Cloud-Service-Anbieter ebenfalls eine Verringerung der HBM-Kapazität bei ihren nächsten selbst entwickelten AI ASIC-Chips.

TrendForce stellt fest, dass die jüngsten Speicherengpässe zu mehreren Anpassungen der Speicher-Spezifikationen für AI-Chips geführt haben. So haben Cloud-Service-Anbieter und Server-OEMs in der ersten Hälfte von 2026 die RDIMM-Kapazitäten in ihren Server-Konfigurationen gesenkt. Kürzlich entschied sich NVIDIA, nach Einschätzung, dass die Versorgung mit LPDDR5X bis 2027 eingeschränkt bleibt, die SOCAMM-Kapazität des nächsten Vera Rubin Superchip-Moduls zu halbieren.

Von 2025 bis zur ersten Hälfte von 2026 hat NVIDIA die 12 Layer HBM4e als Standarddesign für Rubin Ultra verwendet. Ab Anfang des dritten Quartals 2026 beginnt das Unternehmen, niedrigere Spezifikationsalternativen zu prüfen. Diese Änderung wird hauptsächlich von zwei Beschränkungen auf der Angebotsseite getrieben: Erstens wird der erwartete generelle DRAM-Mangel im Jahr 2027 die Waferkapazität begrenzen, die Speicheranbieter für die HBM-Produktion bereitstellen können. Zweitens bestehen Unsicherheiten hinsichtlich des Validierungszeitplans und des Hochfahrens der Produktionskapazität für 12 Layer HBM4e.

TrendForce stellt fest, dass das Hauptziel von NVIDIA in dieser Generation des Rubin Ultra darin besteht, die I/O-Geschwindigkeit zu verbessern, während die Steigerung der GPU-Auslieferungen eine untergeordnete Priorität bleibt. Falls NVIDIA sich letztlich für eine Reduktion der HBM-Spezifikationen entscheidet, wird dies voraussichtlich durch eine Verringerung der Anzahl an DRAM-Stack-Layern umgesetzt.

Letztlich wird die erfolgreiche Validierung und der Produktionsstart von HBM4e darüber entscheiden, ob Rubin Ultra die I/O-Geschwindigkeit von 8–11,7 Gbps der Vorgängergeneration Rubin auf 14–16 Gbps erhöhen kann, oder ob durch Optimierung des HBM4-Designs lediglich 11–12 Gbps erreichbar sind.

Innerhalb der gleichen Generation entscheidet die Anzahl der DRAM-Stack-Layer über das Verhältnis zwischen der HBM-Kapazität pro GPU und der Anzahl der ausgelieferten GPUs.

TrendForce ist der Ansicht, dass die endgültige Konfiguration auch von der Wafer-Verteilung durch die Speicheranbieter abhängt. Aus Angebot-Nachfrage-Sicht wird das ausgelieferte Volumen an HBM-Bits im Jahr 2027 voraussichtlich um 50–60 % gegenüber dem Vorjahr steigen, reicht jedoch weiterhin nicht aus, um die steigende Nachfrage zu erfüllen.

TrendForce erwartet, dass die HBM-Anbieter unter diesen eingeschränkten Bedingungen im gesamten Jahr 2027 die Preisführerschaft behalten. Die Branche rechnet allgemein mit einem deutlichen Preisanstieg für HBM. AI-Chip-Hersteller sehen sich daher einer doppelten Herausforderung gegenüber: begrenzte HBM-Verfügbarkeit und steigende Beschaffungskosten, was die Motivation zur Nutzung von niedrigeren HBM-Kapazitäten verstärkt.